ウエハ検査の新トレンド：薄膜プローブカード

図ー：Cascade Microtechの薄膜プローブカード

一般的なIC検査はパッケージング前のウエハソート / 回路調査（ウエハレベル・テスト）と、パッケージング後のパッケージ / 最終テスト（製品レベル・テスト）の2段階に分けられる。ウエハレベルのテストは更にベアウエハ・テストとソルダーバンプウエハ・テストに分けられるが、集積度の向上と機能の強化に伴うI / Oピン数の増加により、後工程のコストが上昇してきた。これに伴い現在は、コストの浪費とモジュールの廃棄を避けるためパッケージ前のウエハ検査とチップの良品率の向上が重視されている。

I / Oピン数の増加はI / Oグリッドの変更を促した。ピン間隔を縮小したり、ピン数を2、3列増やす方法（従来のワイヤ・ボンディング方式）や、ピッチ方式の配列（フリップ・チップ方式）などがその一例である。しかしどんな方法を採用しても、現在のウエハ検査で最も広く用いられている水平プローブカードがボトルネックとなるため、それに代わる方法が強く求められている。

プローブカード・テストは、水平プローブ、垂直プローブ（マイクロデバイス・プロセスで採用）、薄膜プローブ（半導体のプリプロセスで採用）の三つの種類に分けられる。薄膜プローブはその正確性から回路設計や高速信号の送受信に向いており、今後メインとなるプローブ・カードとして注目されている。

これまで多くのメーカーが薄膜プローブ・カードの開発に力を入れてきたが、市場で最も成熟し唯一量産が可能なのは、Cascade Microtechのピラミッド・プローブ・カードといってよい。同社が特許を取得した技術には、長針とサーキット・レイヤのほか特殊な半透明でフレキシブルなプローブとサーキット固定、スプリング・プレス用薄膜台がある。（図一）

図二：Cascade Microtechの薄膜プローブカードのバイパス・コンデンサとマイクロ・サーキット

Cascade Microtechは当初からトランシーバIC技術の開発を進めていたが、最近では高密度I / Oと高速デジタル・チップ（100〜400MHz）市場でも同社の技術が採用されるようになった。ピラミッド・プローブ・カードは光マスクによる露光プローブを採用し、高密度でマルチレイヤのピッチ型I / Oグリッドに関しては制限を受けない。

また測位の正確さと高密度検査における測位のよさに加え、アンダーフィル・プロセスにおけるニードルの安定性が高く、アルミ基板やフリップ・チップのボールに致命的な損傷を与えることがない。この特性が高密度チップ・デザインハウスや検査業者に受け入れられる要因となっている。

ピラミッド・プローブ・カードのもう一つの特徴は、高速転送時（20GHzまで）の信号の安定性である。ポストプロセスを採用しマルチレイヤ・デザインが可能で、バイパス・コンデンサ、マイクロ・ストリップラインによるデザイン（図二）の導入で一般のプローブ・カードが200MHz以上では回避できないアンテナや他のノイズ問題を解決している。

RFチップのほかに、これまでウエハ検査ではスピード測定ができなかった高速デジタルICも増加しているため、高速検査用のプローブ・カード需要は増加している。これはチップとパッケージングの良品率低下がコストを押し上げ、素材の廃棄が利益に深刻な影響を与えるためである。この傾向はSoCやMCMのデザインに、とくに顕著に見られるという。